Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC

Título:

Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC

Autor:

Osio, Jorge

Colaboradores:

; Montezanti, Diego Miguel; Cappelletti, Marcelo; Kunysz, Eduardo; Morales, Martín

Temas:

ARQUITECTURAS PARALELASPROCESAMIENTO DE IMÁGENESTOLERANCIA A FALLOS

En:

Workshop de Investigadores en Ciencias de la Computación (22do : 2020 : El Calafate, Argentina)

Resumen:

Dentro de la línea de investigación que se está desarrollando, existen varios enfoques. Por un lado se viene trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables, utilizando una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento paralelo requiere de la implementación de sistemas de múltiples procesadores, se ha trabajado en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas (HPC), y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración. Actualmente se está estudiando la detección y recuperación de errores en memorias y dispositivos de procesamiento sometidos a pulsos láser, técnica conocida como Láser Testing.

URL/DOI:

http://sedici.unlp.edu.ar/handle/10915/103560

Medio:

Soporte electrónico

Tipo de documento:

Artículo

Descripción física:

1 archivo (288,5 kB)

Idioma:

Español

Publicación:

, 2020

Puede solicitar más fácilmente el ejemplar con: A1297

Ver estantes