Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Título:

Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Autor:

Osio, Jorge

Colaboradores:

; Montezanti, Diego Miguel; Kunysz, Eduardo; Morales, Daniel Martín

Temas:

ARQUITECTURAS PARALELASPROCESAMIENTO DE IMÁGENES

En:

Workshop de Investigadores en Ciencias de la Computación (21ro : 2019 : San Juan, Argentina)

Resumen:

Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia de procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento en paralelo requiere de la implementación de sistemas de múltiples procesadores en dispositivos reconfigurables, se ha incorporado al proyecto una línea en la que se está trabajando en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas, y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración.

URL/DOI:

Palabras clave:

sistemas multicores

Medio:

Soporte electrónico

Tipo de documento:

Artículo

Descripción física:

1 archivo (636,0 kB)

Idioma:

Español

Publicación:

, 2019

Puede solicitar más fácilmente el ejemplar con: A1051

Ver estantes