Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Osio, Jorge

Título:
Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
Autor:
Osio, Jorge
Colaboradores:
Montezanti, Diego MiguelKunysz, EduardoEncinas, Diego OmarMorales, Daniel Martín
Temas:
ARQUITECTURAS PARALELASPROCESAMIENTO DE IMÁGENES
En:
Workshop de Investigadores en Ciencias de la Computación (20mo : 2018 : Corrientes, Argentina)
Resumen:
Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento de imágenes médicas. Por otra parte, debido a que el procesamiento en paralelo requiere de la implementación de sistemas de múltiples procesadores en dispositivos reconfigurables, resulta útil incorporar al proyecto el desarrollo de metodologías que permitan tolerar fallos transitorios que son característicos de las arquitecturas multicore, y que afectan especialmente la ejecución de aplicaciones paralelas de cómputo intensivo.
Palabras clave:
tolerancia a fallosdispositivos reconfigurables
Medio:
Soporte electrónico
Tipo de documento:
Artículo
Descripción física:
1 archivo (226,2 kB)
Idioma:
Español
Publicación:
, 2018

Puede solicitar más fácilmente el ejemplar con: A1006

Ver estantes

En este momento no hay ningún ejemplar disponible.


Disponibilidad Actual Para Préstamo: 0 Disponibilidad Actual Para Sala de Lectura: 0 Cantidad Actual de Reservas: 0 Cantidad Actual de Préstamos: 0

Valoración


Comentarios (0)